大香蕉综合在线观看视频-日本在线观看免费福利-欧美激情一级欧美精品性-综合激情丁香久久狠狠

好房網

網站首頁 問答百科 > 正文

verilog?(什么是verilog 何謂verilog)

2023-06-19 15:37:04 問答百科 來源:
導讀 導讀:什么是verilog?下文是小編給大家?guī)淼慕榻B。Verilog是一種硬件描述語言,它最基本的功能,就是把一份電路圖用代碼的形式表示出來,...

導讀:什么是verilog?下文是小編給大家?guī)淼慕榻B。Verilog是一種硬件描述語言,它最基本的功能,就是把一份電路圖用代碼的形式表示出來,然后讓計算機理解一份代碼

Verilog是一種硬件描述語言,它最基本的功能,就是把一份電路圖用代碼的形式表示出來,然后讓計算機理解一份代碼所對應的電路。硬件描述語言有很多,現(xiàn)在主流的基本就是verilog,或者它的升級版systemverilog。

Verilog代碼和C、Java這種計算機編程語言有本質的不同,verilog里基本所有寫出來的東西都會對應實際的電路。聲明變量的時候如果指定是一個reg,那么這個變量就有寄存數(shù)值的功能,可以綜合出來一個實際的寄存器;如果指定是一段wire,那么他就只能傳遞數(shù)據,只是表示一條線。在verilog里寫一個判斷可能就對應了一個mux,寫一個for可能就是把一段電路重復好幾遍(這在電路設計中是不太實用的,for語句也好像只在systemverilog中才支持)。


版權說明: 本文由用戶上傳,如有侵權請聯(lián)系刪除!


標簽: